Curs AMP - 8

46
4. PORTUL PARALEL


Portul paralel este de departe cea mai popularã interfa!ã a calculatorului. Acest port
nu a fost multã vreme reglementat prin norme stabilite de vreun organism de standardizare
(aproximativ jumãtate din via!a sa). Ca norme de func!ionare erau acceptate regulile
propuse de IBM în cadrul definirii calculatorului personal IBM-PC. Începând din "994
transferul pe la portul paralel este reglementat de standardul
IEEE-"284 sub urmãtoarele aspecte:

• define#te 5 moduri de operare pentru transferul paralel al datelor;
• define#te protocolul de comunic!ie;
• define#te interfa!a mecanicã (cabluri #i conectori);
• define#te interfa!a electricã (emi!ãtoare, receptoare terminator, impedan!e).

Standardul IEEE-"284 define#te comunica!ia paralelã bidirec!ionalã de mare vitezã între
calculatorul PC #i periferice externe. Viteza la care este posibil transferul în acest standard
este de 50 pânã la "00 de ori mai mare decât în modul paralel definit ini!ial pentru un
calculator PC, fãrã a pierde compatibilitatea cu modul ini!ial. Standardul IEEE-"284 nu
reglementeazã decât semnalele (stabile#te temporizãri #i rela!ii între semnale). Nu con!ine
specifica!ii legate de natura datelor vehiculate sau de sistemul de control care elaboreazã
semnalele.
Standardul IEEE-"284 este cunoscut sub numele Standard Signaling Method for Bi-
directional Parallel Peripheral Interface for Personal Computers.

4.1. ISTORIC

Când IBM a lansat în "98" calculatorul PC, portul paralel a fost inclus ca o
alternativã a portului serial (mai lent) pentru conectarea imprimantelor matriciale mai
performante (la acea vreme). Dacã la început imprimanta era singurul periferic conectat la
portul paralel, în timp, nevoia de conectare din exterior a crescut #i portul paralel a devenit
principala cale de conectare a diverselor echipamente periferice. Acum se conecteazã aici
imprimanta, unitã!i de disc portabile, unitã!i de bandã magneticã, unitã!i CD-ROM sau
adaptoare locale de re!ea. Între timp PC-ul a evoluat foarte mult, iar la portul paralel nu au
avut loc nici schimbãri de arhitecturã, nici cre#teri de performan!ã. Portul paralel, în
formula ini!ialã, prezintã urmãtoarele neajunsuri:

• rata de transfer de maxim "50 KBps;
• nu existã standard pentru interfa!a electricã;
• limitare a lungimii cablului exterior la ".8m.

În "99" fabrican!ii de imprimante au luat ini!iativa dezvoltãrii unui standard pentru a
conecta în re!ea imprimante inteligente. Astfel a luat na#tere Network Printing Alliance -
NPA. Cerin!ele formulate pentru noul standard sunt în principal urmãtoarele:

• legãtura bidirec!ionalã de mare vitezã;
• vitezã mai mare de " MBps;
• compatibilitate cu portul paralel ini!ial.
47
Propunerea a fost înaintatã IEEE #i standardul a apãrut în martie "994.

4.2. PORTUL PARALEL STANDARD (SPP)

Portul paralel, a#a cum este implementat în PC, constã într-un conector cu "7 linii
de semnal #i 8 linii de masã. Liniile de semnal sunt clasifiacte în 3 categorii:

• linii de control (4);
• linii de stare (5);
• linii de date (8).

Tabelul 4.". con!ine simbolul, descrierea #i alocarea la conectorii tipici a fiecãrui semnal
SPP.

Tabel 4.1. Semnalele portului paralel standard. (Simbolul !i descrierea SPP)
Grupa Semnal SPP In/Out Descrierea semnalului DB
(25)
Centro
nics
Control nSTROBE Out Activ LOW.
Sunt date valide pe liniile de date
" "
nAUTOFEED Out Activ LOW.
Imprimanta va include LF la fiecare
CR.
"4 "4
nSELECTIN Out Activ LOW.
Spune imprimantei cã este selectatã.
"7 36
nINIT Out Activ LOW.
Reseteazã imprimanta.
"6 3"
Stare nACK In Un puls negativ pentru a semnaliza cã
ultimul byte a fost recep!ionat.
"0 "0
BUSY In Nivel HIGH, anun!ã calculatorul cã
imprimanta nu poate prelua date.
"" ""
PE In Nivel HIGH, imprimanta nu are hârtie. "2 "2
SELECT In Nivel HIGH, imprimanta este ON LINE. "3 "3
nERROR In Nivel LOW, la imprimantã existã o
condi!ie de eroare.
"5 32
Date DATA [":8] Out 8 linii de date (numai ie#ire) 2-9 2-9
GND - masã de semnal "8-25 "5-30


Semnalul nSTROBE este emis de calculator pentru a comunica perifericului cã existã
informa!ie validã pe liniile de date. Pentru aceasta se genereazã un impuls negativ care
apare dupã 0.5 µS de la apari!ia datelor #i dureazã cel pu!in 0.5 µS #i cel mult 50 µS.

Semnalul BUSY comunicã cu nivel HIGH cã nu este pregãtit sã preia date, altele decât cele
curente sau, cã pur #i simplu nu poate prelua date dintr-un motiv sau altul (eroare, nu este
on-line, nu are hârtie). Semnalul BUSY este elaborat de periferic #i comutã în “"” imediat
dupã detectarea semnalului nSTROBE activ. Rãmâne în aceastã stare pânã la terminarea
recep!iei datelor semnalizate valide.

48
Semnalul nACK este elaborat de periferic #i comunicã printr-un impuls negativ cã ultimul
Byte a fost recep!ionat. Durata impulsului este de 0.5 µS - "0 µS.

Semnalele nSTROBE, BUSY #i nACK controleazã fluxul de date, celelalte semnale de
interfa!ã sunt ajutãtoare în dialogul dintre calculator #i o imprimantã. Semnifica!ia lor este
descrisã pe scurt în coloana de descriere a semnalului din Tabelul 4.". Nu toate
imprimantele pot lucra cu toate semnalele ajutãtoare.

Observa!ie: nSELECTIN permite comutarea imprimantei în regim economic.

Portul paralel este mapat în spa!iul I/O al PC-ului. Fiecãrei grupe de semnale îi este asociat
un registru; în cadrul fiecãrui registru, fiecãrui semnal îi este precizatã pozi!ia. Fiecare
registru este apelabil cu o adresã de port. Adresa de bazã a portului paralel poate fi 3BCh,
378h sau 278h. La aceastã adresã se apeleazã registrul de date, iar celelalte (stare #i
control) se apeleazã cu un offset. Tabelul 4.2. con!ine informa!ii legate de registrele
portului paralel SPP.

Tabel 4.2. Registre SPP
Offset Nume mod
de operare
Descriere
0 Registru de date Con!ine bi!ii de date; R/W
DB
0
-DB
7
neinversat * DATA [":8]
1 Registru de stare Con!ine bi!i de stare; R
DB
3
inversat * nERROR
DB
4
neinversat * SELECT
DB
5
neinversat * PE
DB
6
inversat * nACK
DB
7
inversat * BUSY
2 Registru de control Con!ine bi!i de control; W
DB
0
neinversat * nSTROBE
DB
"
neinversat * nAUTOFEED
DB
2
inversat * nINIT
DB
3
neinversat * nSELECTIN
DB
4
neinversat * IRQE **

* Cu fiecare bit din aceste registre poate fi controlat nivelul unui semnal al interfe!ei.
Specifica!ia inversat #i neinversat are urmãtoarea semnifica!ie:
inversat: setarea unui “"” are ca rezultat generarea unui nivel LOW
pentru semnalul respectiv.
neinversat: setarea unui “"” are ca efect generarea unu nivel HIGH pentru
semanlul respectiv.
A nu se confunda cu starea activã a semnalului. Spre exemplu, nSTROBE este activ LOW;
pentru a activa acest semnal se înscrie un “0” în registrul de control, pe rangul D
0
. În schimb,
pentru a activa nINIT, care este activ tot LOW, se va înscrie un “"” în registrul de control pe
ragul D
2
.
** Bitul alocat rangului D
4
în registrul de control, IRQE, nu activeazã vreun semnal de
ie#ire; înscrierea unui “"” pe aceastã pozi!ie valideazã acceptarea activãrii semnalului nACK
ca o cerere de întrerupere venitã din partea echipamentului periferic. Aceastã facilitate nu
este utilizatã în general de imprimante, ea a fost prevãzutã pentru aplica!ii de transfer de date
pe la portul paralel.
49
Într-un sistem PC pot sã se gãseascã mai multe porturi paralele, caz în care adresele sunt
alocate pe rând. Programatorul poate sã nu cunoascã adresa portului; acestea sunt referite
cu numele generice LPT" (sau PRN), LPT2 #i LPT3. La ini!ializarea sistemului, la testul
hardware, adresele de bazã la care sunt apelate porturile paralele (câte au fost identificate)
vor fi înscrise în RAM începând cu adresa 0400:008 astfel:
Adresã Con!inut Observa!ii
0040:0008 78 03 LPT"(PRN) se aflã la adresa 378h
0040:000A 00 00 nu existã LPT2
0040:000C 00 00 nu existã PLT3

BIOS-ul preia adresele de baz$ pentru localizarea registrelor portului paralel din acest tabel
aflat în memoria RAM.

BIOS-ul con!ine rutine de comandã a transferului la portul paralel standard. Acestea sunt
apelabile cu intreruperea soft INT "7h. Tabelul 4.3. con!ine informa!iile necesare utilizãrii
acestei întreruperi, iar Tabelul 4.4. con!ine interpretarea fiecãrui bit din cuvântul de stare
întors de aceastã întrerupere.


Valoarea bi!ilor nu corespunde nivelului activ al semnalului cu acela#i nume, ci bi!ii au
valoarea “"” atunci când semnalul respectiv este activ.

4.3. MODURI DE TRANSFER

Standardul IEEE-"284 define#te 5 moduri de transferare a datelor. Fiecare mod face
posibil transferul înainte (forward; de la PC la periferic), înapoi (reverse; de la perifeic la
PC) sau bidirec!ional (doar în regim half-duplex). Modurile definite sunt sintetizate în
Tabelul 4.5. (pagina urm$toare).

Toate porturile pot realiza legãturi bidirec!ionale folosind modurile compatibil sau nibble.

Modul byte poate fi utilizat doar în 25% din porturile paralele existente (porturile
calculatoarelor PS/2).

În modurile compatibil, nibble #i byte transferul datelor este realizat în întregime sub
conducerea unui program - asistat integral de software. Driver-ul va scrie datele, va
verifica liniile de handshake (ex. BUSY) #i va elabora semnale de comandã corespunzãtor
Tabel 4.3. Semnifica"ia registrelor la INT 17h
Func!ie Registru Registru
returnat
Byte Out AL=Byte Out
AH=00h
DX=Nr. port (LPT"=0)
AH=stare
Reset AH=0"h
DX=Nr. port (LPT"=0)
AH=stare
Citire
Stare
AH=02h
DX=Nr. port (LPT"=0)
AH=stare


Tabel 4.4. Semnifica"ia bi"ilor pentru stare
Bit Semnifica!ie
0 Timeout
" 0
2 0
3 Error
4 Select
5 Paper empty
6 Acknowledge
7 Busy

50
situa!iei (ex. STROBE). Datoritã ponderii crescute a software-ului viteza este limitatã la 50-
"00 KBps.

Spre deosebire de cele trei moduri descrise anterior, modurile EPP #i ECP folosesc
hardware-ul pentru a asista transferul de date. Transferarea unui byte se poate face cu o
singurã comandã OUT. Controlerul I/O (hw) se ocupã de urmãrirea semnalelor de
handshake #i de control. Modurile EPP #i ECP sunt implementate de majoritatea circuitelor
controler I/O care se produc astãzi.

Tabel 4.5. Moduri de transfer
Sensul
transferului
Mod Descriere
Forward
(PC⇒ periferic)
Modul compatibil
(Compatibility mode)
Modul SPP sau “Centronics”
Reverse
(periferic⇒ PC)
Modul Nibble
(Nibble Mode)
Se transferã 4 bi!i într-o comandã folosind linile de
stare pentru transferul datelor.
Modul Byte
(Byte Mode)
Se transferã 8 bi!i într-o comandã folosind liniile
de date. Mod referit ca enhanced bidirec!ional.
Bidirec!ional
(PC⇔ periferic)
Modul EPP Enhanced Parallel Port
Este folosit mai ales de periferice care nu sunt
imprimante (CD-ROM, unitate de bandã, unitate
de disc sau adaptoare de re!ea).
Modul ECP Extended Capabilities Port
Folosit în general de noua genera!ie de
imprimante.

4.3.1. Modul Compatibil

Acest mod define#te protocolul utilizat de majoritatea PC-urilor pentru transferarea
de date unei imprimante. Este numit deseori #i mod “Centronics” #i este modul utilizat la
portul paralel standard (SPP).

Transferul începe prin verificarea stãrii imprimantei (dacã este BUSY sau dacã este vreo
stare de eroare). La o imprimantã BUSY este activ la ini!ializarea acesteia, în stare off-line,
în cazul apari!iei unei erori, la avansul hârtiei sau la preluarea datelor.

Dacã BUSY nu este activ, sunt plasate datele pe liniile de date prin înscrierea registrului de
date #i se activeazã semnalul nSTROBE pentru a valida datele de pe liniile de date.
Impulsul nSTROBE trebuie sã dureze cel pu!in " µS, dar nu mai mult de 50 µS (pentru a
nu încetini transferul).

La sesizarea prezen!ei datelor valide, perifericul rãspunde cu BUSY. Durata semnalului
BUSY nu este limitatã, dar este condi!ionat momentul activãrii. BUSY se activeazã la cel
târziu 0.5 µS dupã frontul cãzãtor al semnalului nSTROBE (pentru ca unitatea centralã sã
poatã opri la timp trimiterea altor date).


5"
Preluarea datelor de cãtre periferic este semnalizatã cu nACK. Durata acestui semnal
trebuie sã fie de 5-"0 µS #i trebuie sã aparã cu cel pu!in 7 µS înainte de dezactivarea lui
BUSY. Cel târziu la 7 µS dupã dezactivarea lui BUSY trebuie sã fie dezactivat #i nACK.
Unitatea centralã #i echipamentul periferic sunt acum pregãtite pentru transferarea unui alt
Byte.

Aceste faze sunt ilustrate de diagrama de semnal din Fig. 4.".


















Fazele transferului, marcate în diagramã ", 2, 3, 4 au urmãtoarea interpretare:

". Înscrierea registrului de date.
2. Programul verificã registrul de stare pentru a se asigura cã imprimanta nu este BUSY.
3. Dacã imprimanta nu este BUSY, programul înscrie registrul de comenzi pentru a genera
STROBE pe linia de comandã.
4. Se înscrie registrul de comenzi pentru dezactivarea liniei STROBE.

Procedura de transfer descrisã este numitã transfer cu protocol pe trei fire. Existã #i transfer
cu protocol pe douã fire în care nu se considerã BUSY.

Pentru a transfera un byte de date sunt necesare 4 instruc!iuni I/O. Limitãrile impuse de
timpul consumat în acest fel nu deranjeazã în cazul imprimantelor obi#nuite, dar este o
problemã în cazul altor echipamente. Ra!iunea pentru care s-a definit acest mod este
pãstrarea compatibilitã!ii cu vechiul port paralel.

Multe circuite controler I/O -"284 au implementat cu ajutorul unui registru FIFO un mod
numit “Fast Centronics” sau “Parallel Port FIFO Mode”. Când acest mod este activat,
datele înscrise în FIFO vor fi transferate imprimantei cu strobe #i handshake generate de un
hardware propriu. Se pot atinge rate de transfer de peste 500 KBps.




D A T E V A L I D E
" 2
3 4
Linii de date
BUSY
nSTROBE
nACK
Fig. 4.1. Diagrama unui transfer de date în modul compatibil
(PC)
(EP)
(PC)
(EP)
52
4.3.2. Modul Nibble

Modul Nibble este cea mai simplã solu!ie de a transfera date de la periferic la PC.
Combinând acest mod cu modul compatibil se pot transfera date bidirec!ional. Toate
porturile paralele standard existente dispun de 5 linii care transportã semnal electric de la
periferic spre PC pentru a fi folosite ca indicator de stare a perifericului. Folosind aceste
linii, un periferic poate transmite un byte în douã cicluri de transfer, câte 4 bi!i într-un
ciclu. Un grup de 4 bi!i este numit nibble. Numele #i defini!ia semnalelor de interfa!ã se
schimbã fa!ã de modul compatibil. Coresponden!a #i noua semnifica!ie a semnalelor este
prezentatã în Tabelul 4.6.

Tabel 4.6. Semnale de interfa"ã în mod nibble
Semnal SPP Semnal
Nibble
In/Out Descriere în mod nibble
nSTROBE nSTROBE Out Nu este folosit în transfer reverse.
nAUTOFEED HostBusy Out Semnal handshake în mod nibble.
LOW - indica PC este pregãtit pt. nibble.
HIGH - confirmã recep!ia unui grup de 4 bi!i (nibble).
nSELECTIN "284Active Out HIGH - PC este în unul din modurile "284.
nINIT nINIT Out Nu este folosit în transfer reverse.
nACK PtrClk In LOW - indicã date nibble valide.
HIGH - ca rãspuns la tranzi!ia HIGH a HostBusy.
BUSY PtrBusy In Folosit pentru bitul 3 respectiv bitul 7 la pasul 2.
PE AckDataReq In Folosit pentru bitul 2 respectiv bitul 6 la pasul 2.
SELECT Xflag In Folosit pentru bitul " respectiv bitul 5 la pasul 2.
nERROR nDataAvail In Folosit pentru bitul 0 respectiv bitul 4 la pasul 2.
DATA [8:"] Nefolosit - -

La ini!ializare, un sistem este programat în mod compatibil (d.p.d.v. al portului paralel).

Un transfer în mod nibble parcurge douã faze: Reverse idle phase #i Reverse data phase.
Reverse idle phase este faza de intrare în mod nibble. Perifericul aten!ioneazã unitatea
centralã cã dore#te sã transfere date în mod reverse (de la periferic la calculator) cu
semnalul PtrClk, generând o întrerupere. Calculatorul rãspunde cu HostBusy #i prin aceasta
se trece la faza a doua.

În faza a doua se desfã#oarã transferul efectiv de date. HostBusy comutã HIGH, iar dacã
existã date valide de la periferic, HostBusy comutã LOW. Comutarea LOW a lui
HostBusy, fãrã ca sã existe date valide de la perifeic, are ca rezultat intrarea în Reverse idle
phase.

Un ciclu pentru un transfer nibble este reprezentat în Fig. 4.2 .







53
















Semnifica!ia momentelor marcate pe diagramã cu ", 2, 3, 4, 5, 6 este:

". PC-ul anun!ã disponibilitatea de a prelua date (HostBusy trece în LOW).
2. Rãspunsul perifericului prin plasarea primului grup de 4 bi!i pe liniile de stare (dedicate
acum transferului de date).
3. Perifericul valideazã datele trimise pe liniile de stare (PtrClk trece LOW).
4. PC-ul anun!ã cã a recep!ionat grupul de 4 bi!i #i nu este încã pregãtit pentru urmãtorul
grup (HostBusy trece HIGH).
5. Perifericul anun!ã cã a sesizat confirmarea recep!iei.
6. Se repetã stãrile "-5 pentru al doilea grup de 4 bi!i.

Bi!ii 0-3 #i 4-7 sunt transfera!i conform Tabelului 4.7.

Tabel 4.7. Ordinea de transferare a bi"ilor în mod nibble
Semnal Bi!ii 1-4 (Ciclu I) Bi!ii 5-8 (Ciclu II)
nDataAvail D
0
(LSB) D
4

Xflag D
"
D
5

AckDataReq D
2
D
6

PtrBusy D
3
D
7
(MSB)

Ca #i în modul compatibil, în modul nibble, protocolul este condus prin program (soft) prin
setarea #i citirea liniilor de comandã, respectiv de stare. Modul nibble este mai lent decât
modul compatibil, rata de transfer este de aproximativ 50 KBps. Principalul avantaj al
acestui mod este cã poate fi folosit pentru transfer de date de la periferic la PC (reverse) pe
orice calculator.

Deoarece este o extensie a modului compatibil, modul nibble folose#te acelea#i registre,
doar denumirea #i func!ia semnalelor sunt schimbate. Modul de ac!ionare #i rangul ce
corespunde fiecãrui semnal sunt date în Tabelul 4.8.




" 2
3 4
Fig. 4.2. Diagrama unui transfer de date în modul nibblel
5 6
HostBusy
PtrClk
nDataAvail
Xflag
AckDataReq
PtrBusy
BI%II 0-3 BI%II 4-7
(PC)
(EP)
(EP)
54
Tabel 4.8. Registre în mod nibble
Offset Nume mod
de operare
Descriere
1 Registru de stare Con!ine bi!i de stare; R
DB
3
inversat nDataAvail
DB
4
neinversat Xflag
DB
5
neinversat AckDataReq
DB
6
inversat PtrClk
DB
7
inversat PtrBusy
2 Registru de control Con!ine bi!i de control; W
DB
"
neinversat HostBusy
DB
3
neinversat "284Active
DB
4
neinversat IRQE

Inversat !i neinversat au aceea!i semnifica"ie ca !i în modul standard.
În mod nibble nu se lucreazã cu registrul de date.

4.3.3. Modul Byte

La dezvoltarea sistemelor PS/2 de cãtre IBM, portului paralel i s-a adãugat o nouã
facilitate; liniile de date au fost comandate prin circuite TSL bidirec!ionale, permi!ând
portului de date sã fie folosit #i ca port de intrare. Circuitele TSL sunt comandate în starea
de înaltã impedan!ã, #i atunci orice nivel pe liniile de date poate fi citit efectiv prin registrul
de întoarcere (facilitate implementatã ini!ial pentru a verifica dacã datele au ajuns pe liniile
de ie#ire). Spre deosebire de modul nibble, modul Byte presupune un hardware special, nu
orice interfa!ã poate lucra în mod Byte.

Noua structurã, care nu o exclude pe cea veche, face posibil ca un periferic sã poatã trimite
un byte PC-ului într-un singur ciclu de transfer, fa!ã de douã cicluri necesare în modul
nibble. Rata de transfer pentru transfer reverse (de la periferic la PC) este apropiatã de rata
de transfer în mod compatibil. Acest mod de transfer mai este numit #i “enhanced bi-
directional” #i nu trebuie confundat cu modul EPP (Enhanced Parallel Port).

Tabelul 4.9. con!ine coresponden!a semnalelor raportatã la modul compatibil, noua
denumire #i descriere a semnalelor.

Tabel 4.9. Semnale de interfa"ã în mod byte
Semnal SPP Semnal
Byte
In/Out Descriere în mod byte
nSTROBE HostClk Out Impuls Low - este semnal de confirmare.
PC-ul anun!ã cã a sesizat anun!ul perifericului cã la
rândul sãu a sesizat confirmarea de recep!ie a byte-
lui de cãtre PC.
nAUTOFEED HostBusy Out LOW - PC-ul este pregãtit sã preia un byte.
HIGH - PC-ul a recep!ionat byte-ul.
nSELECTIN "284Active Out HIGH - PC-ul este în unul din modurile "284.
nINIT nINIT Out Nefolosit. Este HIGH tot timpul.
nACK PtrClk In

LOW - existã date valide pe liniile de date.
HIGH - ca rãspuns a tranzi!iei în HIGH a lui HostBusy
BUSY PtrBusy In Stare Busy a canalului forward (PC-periferic).
55
Semnal SPP Semnal
Byte
In/Out Descriere în mod byte
PE AckDataReq In Urmãre#te semnalul nDataAvail
SELECT Xflag In Fanion pt. extensii. Nefolosit în modul byte.
nERROR nDataAvail In LOW - perifericul anun!ã cã sunt valide date pe
canalul reverse.
DATA [8:"] DATA [8:"] Bi-Di Vehiculeazã date de la periferic spre PC.

Fig. 4.3. redã diagrama de semnale pentru un ciclu de transferare a unui byte de la periferic
la calculator în mod byte.





















Semnifica!ia momentelor marcate pe diagramã cu ", 2, 3, 4, 5 este urmãtoarea:

". PC-ul anun!ã disponibilitatea de a prelua date (HostBusy trece LOW).
2. Perifericul rãspunde prin plasarea unui byte pe liniile de date.
3. Perifericul anun!ã cã byte-ul de pe liniile de date poate fi citit, este valid (PtrClk trece
LOW).
4. PC-ul a citit datele #i nu este gata pentru o nouã citire (HostBusy trece HIGH).
5. Perifericul comutã PtrClk HIGH pentru a confirma PC-ului cã i-a sesizat starea. Totodatã
PC-ul genereazã un impuls LOW pe HostClk ca rãspuns spre imprimantã.

Pentru urmãtorul byte se repetã pa#ii "-5.

Ca #i modul nibble, modul byte este o extesie a modului standard, deci folose#te acela#i set
de registre pentru a stabili semnalele de interfa!ã. Adresele din spa!iul I/O rãmân acelea#i
ca #i în mod standard. Tabelul 4."0. con!ine alocarea fiecãrui semnal în cadrul registrelor #i
modul de ac!ionare.



D A T E V A L I D E
" 2 3 4
Linii de date
Fig.4.3. Diagrama unui transfer de date în modul byte
5
HostBusy
PtrClk
HostClk
(PC)
(PC)
(EP)
(EP)
56
Tabel 4.10 Registrele în mod byte
Offset Nume mod
de operare
Descriere
0 Registru de date Con!ine bi!ii de date
DB
"
- DB
8
neinversat D
"
- D
8

1 Registru de stare Con!ine bi!i de stare; R
DB
3
inversat nDataAvail
DB
4
neinversat Xflag
DB
5
neinversat AckDataReq
DB
6
inversat PtrClk
DB
7
inversat PtrBusy
2 Registru de control Con!ine bi!i de control; W
DB
0
neinversat HostClk
DB
"
neinversat HostBusy
DB
3
neinversat "284Active
DB
4
neinversat IRQE
DB
5
neinversat Sensul datelor


Sensul transferului pe liniile de date este stabilit prin valoarea bitului D
5
din registrul de
control.

D
5
= " mod SPP
D
5
= 0 mod byte

4.3.4. Modul EPP

Enhanced Parallel Port a fost dezvoltat #i adoptat ini!ial de un grup de producãtori
(Intel, Xircom #i Data Systems) ca o solu!ie pentru o legãtura paralelã performantã, fãrã a
neglija compatibilitatea cu portul paralel standard. Datoritã avantajelor sale a fost adoptat
#i de al!i producãtori ca o metodã adi!ionalã pentru transferarea datelor #i ulterior a fost
inclus în standardul IEEE-"284 ca unul din modurile avansate de transfer paralel. Datoritã
acestui curs de desfã#urare a evenimentelor existã mici diferen!e între portul EPP ini!ial #i
protocolul EPP reglementat prin standardul IEEE-"284.

Protocolul EPP define#te 4 tipuri de transferuri de date:

• ciclu de scriere de data (Data Write Cycle);
• ciclu de citire de date (Data Read Cycle);
• ciclu de scriere de adrese (Address Write Cycle);
• ciclu de citire de adrese (Address Read Cycle).

În cadrul ciclurilor de date se transferã date între PC #i periferic, iar ciclurile de adrese
vehiculeazã adrese sau informa!ii de comandã #i control.
Tabelul 4."". con!ine simbolurile #i defini!iile semnalelor EPP.




57
Tabel 4.11. Semnale de interfa"ã în modul EPP
Semnal SPP Semnal
EPP
In/Out Descriere în mod EPP
nSTROBE nWRITE Out LOW - indicã o opera!ie de scriere.
HIGH - indicã un ciclu de citire.
nAUTOFEED nDATASTB Out LOW - indicã faptul cã este în curs de desfã#urare o
opera!ie de scriere sau citire de date.
nSELECTIN nADDRSTB Out LOW - indicã faptul cã este în curs de desfã#urare o
opera!ie de scriere sau citire de adrese.
nINIT nRESET Out LOW - reseteazã perifericul.
nACK nINTR In LOW - intrerupere de la periferic.
BUSY nWAIT In Semnal de handshake.
LOW - indicã PC-ului cã poate începe un ciclu
(sã activeze Strobe).
HIGH - indicã PC-ului cã se poate încheia un ciclu
(sã dezactiveze Stobe).
DATA [8:"] AD [8:"] Bi-Di Linii bidirec!ionale pentru vehicularea datelor sau a
adreselor.
PE def. utilizator In Folosit de periferic conform defini!iei particulare.
SELECT def. utilizator In Folosit de periferic conform defini!iei particulare.
nERROR def. utilizator In Folosit de periferic conform defini!iei particulare.

În mod EPP sunt folosite 8 linii de date #i 6 semnale pentru controlul transferului pe liniile
de date. Adresele corespund unui registru aflat la periferic Adresa stabile#te cui îi sunt
destinate datele transferate pe liniile da date.

Semanlul nWRITE exprimã sensul în care se transferã datele. Pentru semnal activ, (nivel
LOW), sensul de transfer este forward (de la calculator la periferic). Pentru semnal inactiv
(nivel HIGH) datele sunt transferate în sens reverse, de la periferic la calculator.

Semnalul nDATASTB are aceea#i func!ie ca #i semnalul STROBE la modul compatibil.
Semanlul nADDRSTB valideazã adresele aflate pe liniile de date ale interfe!ei.

Când semanlul nWAIT este activ, nivel LOW, perifericul este gata pentru un transfer de
date. Când semnalul este inactiv, perifericul nu este gata pentru transfer de date, deci
calculatorul trebuie sã a#tepte.

La activarea semnalului nRESET sistemul este ini!ializat, deci iese din mod EPP #i revine
în mod SPP.

Prin semnalul nINTR perifericul semnalizeazã o cerere de întrerupere.

În Fig. 4.4. este reprezentatã diagrama de semnal a unui ciclu de scriere de date. În
diagramã este reprezentat #i semnalul nIOW al UCP pentru a sublinia cã întreg transferul
are loc într-un singur ciclu I/O.




58

















Momentele ciclului marcate în diagramã ", 2, 3, 4, 5, 6, 7 au urmãtoarea semnifica!ie:

". Programul executã o comandã I/O de scriere la portul de date EPP (port 4).
2. Se activeazã linia de comandã nWRITE #i sunt trecute datele pe liniile de date.
3. Deorece nWAIT este LOW, se genereazã nDataStrobe activ.
4. Portul a#teaptã confirmarea de la periferic (dezacivarea nWAIT).
5. Se dezactiveazã nDataStrobe #i ciclul EPP se încheie.
6. Se încheie ciclul I/O al magistralei de sistem.
7. Se comutã nWAIT LOW pentru a face posibilã începerea unui nou ciclu.

Cea mai importantã particularitate a acestui mod este cã intregul transfer are loc în cadrul
unui ciclu I/O al unitã!ii centrale, ceea ce face ca rata de transfer posibilã în acest mod sã
poate fi cuprinsã între 500 KBps #i 2 MBps. Ratele de transfer sunt comparabile cu cele
atinse de un modul conectat direct la o magistralã ISA.

Un ciclu de citire de adrese se desfã#oarã conform diagramei de semnal din Fig. 4.5.

Protocolul este integral comandat de calculator, terminalul poate doar sã valideze sau sã
confirme un transfer de date.

Protocolurile pre-"284 EPP diferã de protocolul "284 EPP prin faptul cã perifericul nu
poate bloca începerea unui transfer prin semnalul nWAIT. În modul pre-"284 EPP
nDATASTB sau nADDRSTB pot fi activate (tranzitate LOW) la începutul unui ciclu fãrã a
!ine cont de starea semnalului nWAIT. Modul pre-"284 este cunoscut #i ca EPP ".7, dupã
versiunea Xircon ".7. Un periferic "284 EPP va lucra corect cu un PC cu adaptor EPP ".7,
dar este posibil ca un periferic EPP ".7 sã nu lucreze corect cu un PC cu adaptor "284 EPP.







" 2 3 4
Fig. 4.4. Diagrama unui ciclu de scrire de date în modul EPP
5
Linii de date
D A T E V A L I D E
6 7
nIOW
nWRITE
nDATASTB
nWAIT
(UCP)
(PC)
(PC)
(EP)
(PC)
59

















Performan!a modului EPP este posibilã prin extinderea numãrului registrelor de interfa!ã.
Registrele portului în varianta ini!ialã sunt pãstrate ca semnifica!ie #i ca offset fa!ã de
adresa de bazã a portului. Lista registrelor folosite în mod EPP este redatã de Tabelul 4."2

Tabel 4.12. Registre EPP
Nume port Offset Mod R/W Descriere
Port de date SPP +0 SPP/EPP W Portul standard de date.
Port de stare SPP +" SPP/EPP R Cite#te liniile de stare ale interfe!ei.
Port de control
SPP
+2 SPP/EPP W Stabile#te starea liniilor de control.
Port de adrese EPP +3 EPP R/W Genereazã un ciclu de citire sau scriere
de adrese.
Port de date EPP +4 EPP R/W Genereazã un ciclu de citire sau scriere
de date.
Nedefinit +5,+6, +7 EPP N/A Defini!ie proprie aplica!iei particulare.

O instruc!iune I/O la adresa de bazã sau la adresele [adresa_de_bazã+"],
[adresa_de_bazã+2], va determina func!ionarea în modul SPP; se realizeazã astfel
compatibilitatea cu perifericele construite pentru a fi conectate la portul paralel standard. O
instruc!iune I/O la portul ce are adresa [adresa_de_bazã+4] va activa controlerul EPP, care
va genera semnalele de comandã #i de dialog necesare realizãrii transferului de date. Pentru
a declan#a un ciclu de read/write adrese, este necesarã execu!ia unei instruc!iuni I/O la
portul cu adresa [adresa_de_bazã+3].

Porturile cu offset +5, +6, +7 sunt folosite diferit de aplica!iile hardware. Pot fi folosite
pentru a implementa interfe!e software pe "6 sau 32 de bi!i, pot fi folosite ca registre de
configurare sau se poate sã nu fie folosite deloc. Existã interfe!e care mapeazã 4 porturi
I/O pentru registrul de date EPP. Transferul de date se face pe 32 de bi!i din punct de
vedere al utilizatorului. Practic, controlerul portului paralel va genera prin hardware-ul de
care dispune, 4 cicluri I/O - câte unul pentru fiecare grupã de 8 bi!i:

" 2 3
Fig. 4.5. Diagrama unui ciclu de citire de adrese în modul EPP
4
Linii de date D A T E V A L I D E
5 6
nIOR
nWRITE
nADDRST
nWAIT
(UCP)
(PC)
(PC)
(EP)
(EP)
60
• primul ciclu va transfera bi!ii mai pu!in semnificativi (0-7) asocia!i portului cu
adresa [adresa_de_bazã+4],
• al doilea ciclu va transfera bi!ii 8-"5 asocia!i portului cu adresa
[adresa_de_bazã+5],
• al treilea ciclu va transfera bi!ii "6-23 asocia!i portului cu adresa
[adresa_de_bazã+6] #i
• al patrule #i ultimul ciclu va transfera bi!ii cei mai semnificativi (24-3") asocia!i
portului cu adresa [adresa_de_bazã+7].

Prin acest mecanism implementat hard în interfa!ã se ob!ine o vitezã de transfer de "0 ori
mai bunã, în medie.

Ciclurile de adrese sunt în continuare limitate la transferuri pe 8 bi!i.
Facilitatea de a transfera date la sau de la PC prin executarea unei singure instruc!iuni (IN
sau OUT) face posibil transferul datelor pe la portul paralel la viteza magistralei. Depinzând
de tipul particular de adaptor paralel #i de periferic, rata de transfer poate atinge 2 MBps
sau la limita inferioarã, 500 KBps.

Modul EPP este sus!inut de rutine BIOS

Versatilitatea conectãrii în mod EPP face ca aceastã solu!ie sã fie potrivitã pentru periferice
programabile la nivel de registru; astfel de periferice sunt adaptoarele de re!ea, modulele de
achizi!ie de date, hard-discuri portabile, #.a.

4.3.5. Modul ECP

Protocolul Extended Capability Port, sau ECP, a fost propus de Hewlett Packard #i
Microsoft ca un mod evoluat de comunica!ie cu periferice de imprimare sau scanare.

Protocolul ECP define#te douã tipuri de transferuri de date, valabile atât pentru sensul
direct (forward) cât #i pentru sensul invers (reverse):

• Ciclu de date (Data cycle);
• Ciclu de comandã (Command cycle).

Ciclurile de comandã sunt la rândul lor de douã categorii:

• Run-Length Count
• Channel address.

În mod ECP adaptorul are capacitatea de a face compresie de date, RLE
(Run_Length_Encoding), sau de a utiliza de registre FIFO pentru ambele canale (forward
#i reverse) sau posibilitatea de a transfera date în mod DMA/programat, însu#iri care stau la
baza vitezelor mari de transfer ce pot fi atinse în mod ECP.

Pentru compresia datelor este folositã metoda RLE. Comprimarea ac!ioneazã în cazul
trimiterii unui caracter de mai multe ori succesiv; în acest caz se transmite caracterul urmat
de numãrul de apari!ii a caracterului respectiv.

6"
Exemplu
#ir de caractere: AAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAACC
se transmite: A[33]CC

Cu compresie de date în timp real -compresie de tip RLE- se pot atinge rapoarte de
comprimare de 64:", ceea ce este eficient mai ales în cazul imprimantelor sau scanner-elor
care vehiculeazã informa!ie ce permite o comprimare bunã. Pentru a fi exploatatã
capacitatea de a lucra cu compresie de date, atât adaptorul paralel din PC cât #i perifericul
trebuie sã aibe implementatã aceastã facilitate.

Adresarea unui canal este conceptual diferitã de adresarea în mod EPP. Este posibilã
adresarea mai multor dispozitive logice în cadrul unui singur dispozitiv fizic. Un simplu
exemplu justificã utilitatea noului concept de adresare: un dispozitiv Fax/Modem/Printer
ata#at la portul paralel. Trei dispozitive sunt ata#ate printr-un singur conector la portul
paralel. Prin adresarea canalelor specificã ECP, se poate ca în timp ce canalul de date al
imprimantei este ocupat cu procesarea unei imagini pentru imprimare, de la modem sã
recep!ionãm date.
Ca #i pentru celelalte moduri "284, protocolul ECP redefine#te semnalele SPP. Semnalele
ECP sprijinã un transfer de date bidirec!ional fãrã interven!ia unitã!ii centrale. Noile nume
#i semnifica!ii, raportate la semnalele SPP, sunt prezentate în Tabelul 4."3.

Tabel 4.13. Semnale de interfa"ã în modul ECP
Semnal SPP Semnal
ECP
In/Out Descriere în mod ECP
nSTROBE HostClk Out Folosit împreunã cu PeriphAck pentru a transfera
date sau adrese în sens forward.
nAUTOFEED HostAck Out În transfer forward - stabile#te ciclu
date/comenzi.
În transfer reverse - folosit împreunã cu
PeriphAck pentru a transfera date.
nSELECTIN "284Active Out HIGH - PC-ul este într-un mod "284
nINIT nReverseRequest Out Comutã LOW pentru a stabili sensul reverse.
nACK PeriphClk In Folosit împreunã cu HostAck pentru a transfera
date în sens reverse.
BUSY PeriphAck In În transfer forward - folosit împreunã cu HostClk
pentru a transfera date sau adrese.
În transfer reverse - stabile#te ciclu date/comenzi
PE nAckReverse In Comutã LOW pentru a confirma sesizarea cererii
nReverseRequest.
SELECT Xflag In Fanion pentru extensii.
nERROR nPeriphRequest In Comutat LOW de cãtre periferic pentru a
semnaliza cã datele pentru transfer reverse sunt
valide.
DATA [8:"] Data [8:"] Bi-Di Vehiculeazã date între PC #i periferic.

Modul ECP opereazã cu 8 linii de date #i 7 semnale care sprijinã transferul de date.


62
La pornire interfa!a opereazã în mod compatibil. Pentru a trece în mod ECP se negociazã
întîi aceastã tranzi!ie.

Semnalul HostClk comutã HIGH, ceea ce înseamnã cã PC-ul a trimis date pe liniile de date
ale interfe!ei #i acestea sunt valide.

Transferul nu începe pânã nu vine acordul perifericului prin comutarea HIGH a semnalului
PeriphAck. Dupã ce cite#te datele, perifercul comutã LOW semnalul PeriphAck. Prin
aceastã ac!iune, ambele semnale HostClk #i PeriphAck sunt pregãtite pentru un nou
transfer.

nPeriphRequest este comutat LOW de cãtre periferic atunci când dore#te sã transmitã date
la calculator. Activarea semnalului determinã generarea unei întreruperi în calculatorul
gazdã (doar acesta poate inversa un transfer de date).

nReverseRequest este un semnal prin care calculatorul anun!ã perifericul cã îi este permis
sã trimitã date unitã!ii centrale sau altui periferic.

nAckreverse este semnalul rãspuns la nReverseRequest prin care perifericul spune cã este
pregãtit.

PeriphClk exprimã faptul cã datele puse de periferic pe liniile de date ale interfe!ei sunt
valide.

HostAck este rãspunsul la PeriphClk prin comutare High, comutare care atrage dupã sine #i
comutarea PeriphClk în stare HIGH. Dupã ce calculatorul a recep!ionat date, HostAck
comutã LOW, ceea ce înseamnã cã s-a încheiat transferul.

Data [8:"] sunt liniile de date ale interfe!ei. Acestea pot vehicula date sau comenzi. În
transfer forward este folosit HostAck pentru a specifica dacã sunt date sau comenzi pe linii.
În transfer reverse este folosit PeriphAck pentru a specifica dacã sunt date sau comenzi pe
linii.

În Fig. 4.6. este redatã diagrama de semnal a unui transfer forward, un ciclu de date urmat
de un ciclu de comandã. Un transfer reverse este redat în urmãtoarea figurã, Fig. 4.7, de
asemena un ciclu de date urmat de un ciclu de comandã.

Conform defini!iei semnalelor în mod ECP, într-un transfer forward, dacã HostAck este
HIGH, se desfã#oarã un ciclu de date. Dacã HostAck este LOW, se desfã#oarã un ciclu de
comandã, iar informa!ia de pe liniile de date reprezintã fie un numãr RLE fie o adresã de
canal. Mai precis, dacã MSB (bitul 8) este 0, atunci bi!ii "-7 reprezintã Run_Length_Count
(0-"27). Dacã MSB este ", atunci bi!ii "-7 reprezintã o adresã de canal (0-"27).







63















Momentele marcate în diagrama de semnal au urmãtoarea semnifica!ie:

". PC-ul plaseazã date pe liniile de date #i totodatã semnalizeazã cã urmeazã un ciclu de
date prin comutare HIGH a semnalului HostAck.
2. PC-ul comutã linia HostClk LOW pentru a indica date valide pe liniile de date.
3. Perifericul comutã PeriphAck HIGH pentru a confirma cã a luat la cuno#tin!ã cã datele
sunt valide.
4. PC-ul comutã HostClk HIGH. Acest front înscrie datele la periferic.
5. Perifericul comutã PerphAck LOW pentru a semnaliza cã este pregãtit pentru un nou
ciclu.
6. Ciclul se repetã, dar de data aceasta este un ciclu de comandã pentru cã HostAck este
LOW.
Transferul reverse este descris în continuare de diagrama din Fig.4.7.





















" 2 3 4 5 6
HostClk
PeriphAck
Linii

B y t e 0 B y t e "
D a t a
Comandã
Fig. 4. 6. Diagramã de semnal pentru transfer ECP forward;
un ciclu de date !i un ciclu de comandã
(PC)
(EP)
(PC)
(PC)
Fig. 4. 7. Diagramã de semnal pentru transfer ECP reverse;
un ciclu de date !i un ciclu de comandã
" 2 3 4 5 6
PeriphClk
HostAck
Linii
date
PeriphAck
B y t e 0 B y t e "
D a t a
Comandã
7 8
nAckReverse
nReverse
Request
(EP)
(PC)
(EP)
(EP)
(EP)
(PC)
64

Momentele marcate în diagrama de semnal definesc urmãtoarele faze:

". PC-ul solicitã un canal de comunica!ie de tip reverse prin comutarea LOW a semnalului
nReverseRequest.
2. Perifericul confirmã disponibilitatea de a transfera date spre PC prin comutarea LOW a
semnalului nAckReverse.
3. Perifericul plaseazã date pe liniile de date #i semnalizeazã cã urmeazã un ciclu de date
prin comutarea HIGH a semnalului PeriphAck.
4. Perifericul trece semnalul PeriphClk LOW pentru a anun!a ca datele sunt valide.
5. PC-ul anun!ã cã a luat la cuno#tin!ã cã datele sunt valide prin comutarea lui HostAck
HIGH.
6. Perifericul genereazã un front pozitiv la PerphClk, front folosit pentru înscrierea datelor
la PC.
7. PC-ul comutã HostAck LOW pentru a semnaliza cã este pregãtit de un nou ciclu.
8. Ciclul se repetã, dar de data aceasta este un ciclu de comandã pentru cã semnalul
PeriphAck este LOW.

Spre deosebire de modul EPP, modul ECP comutã între transfer forward #i reverse doar în
urma unei negocieri. PC-ul cere transfer reverse prin semnalul nReverseRequest #i a#teaptã
acordul perifericului care rãspunde cu semnalul nAckReverse. La modul EPP driver-ul
software poate intercala transferuri forward cu transferuri reverse fãrã a mai negocia într-
un protocol handshake.

Specifica!iile Microsoft, “The IEEE "284 Extended Capabilities Port Protocol and ISA
Interface Standard”, definesc un registru pentru adaptoare paralele ISA în care se stabile#te
modul de operare al adaptorului. Registrul este numit Extended Control Register (ECR).
Posibilitã!ile sunt prezentate în Tabelul 4."4.

Tabel 4.14. Registrul ECR - moduri de operare
Mod Descriere
000 Mod SPP
00" Mod Byte
0"0 Fast Centronics (SPP cu FIFO)
0"" Mod ECP
"00 Mod EPP
"0" rezervat
""0 Mod test
""" Mod configurare

Magistrala ISA are o particularitate în adresarea porturilor; se folosesc doar "0 bi!i de
adresã, deci se pot apela doar "024 de porturi (3FFh). Decodificând mai mul!i bi!i se pot
ob!ine mai multe pagini de câte "024 de adrese. Adãugând 400h se gãse#te o adresã din
pagina urmãtoare. Astfel, apelând adresele 378h #i 778h se pot accesa douã registre aflate
pe pagini diferite cu garan!ia cã 778h nu va apela un alt dipozitiv instalat pe magistralã.
Modul ECP exploateazã aceastã particularitate #i cu 3 adrese propriu-zise se apeleazã 6
registre. Numele, adresa #i descrierea pe scurt a acestor registre este fãcutã în Tabelul 4."5.

65
Tabel 4.15. Descrierea registrelor ECP
Offset Nume Read/Write Mod ECP Func!ie
000 Data R/W 000-00" Registru de date
000 ecpAfifo R/W 0"" FIFO adrese ECP
00" dsr R/W toate Registru de stare
002 dcr R/W toate Registru de control
400 cFifo R/W 0"0 FIFO date port paralel
400 ecpDfifo R/W 0"" FIFO date ECP
400 tfifo R/W ""0 FIFO test
400 cnfgA R """ Registru configurare A
40" cnfgB R/W """ Registru configurarte B
402 ecr R/W toate Extende Control Register

În cazul în care portul este SPP sau bidirec!ional, primele 3 registre sunt tratate în mod
standard.

Informa!ii despre fuc!iile registrelor ECP #i definirea acestora la nivel de bit sunt accesibile
fie în documentul Microsoft fie în foile de catalog ale producãtorilor de controlere I/O cu
port paralel ECP.

Utilizarea acestui mod este similarã cu a modului EPP. Se înscrie modul de operare în
registrul ECR, iar apoi transferul de date este realizat prin scrieri #i citiri la portul adecvat.
Tot protocolul conversa!ional este generat automat de controlerul de interfa!ã prin resurse
hardware.

În mod ECP interfa!a este prevãzutã cu registre FIFO atât pentru date cât #i pentru adrese,
ceea ce îmbunãtã!e#te mult transferul sub aspect timp.

Modul ECP prezintã o însu#ire esen!ialã care, pe lângã celelalte amintite, contribuie
semnificativ la atingerea vitezelor mari de transfer; este vorba despre suportul pentru
transfer DMA. În timpul unui transfer DMA datele din memorie sunt transferate într-un
registru FIFO (sau invers) sub controlul circuitului controller-DMA.

4.4. INTERFA"A ELECTRICÃ

Pentru portul paralel ini!ial nu erau prevãzute reglementãri sub aspect electric. Nu
exista nici o specifica!ie care sã caracterizeze circuitele emi!ãtoare sau receptoare,
terminatorii sau capacitã!ile de linie, astfel încât sã poatã fi garantatã compatibilitatea între
diferitele dispozitive.

Standardul "284 define#te douã nivele de compatibilitate de interfa!ã; Nivelul I #i Nivelul
II. Nivelul I este definit pentru dispozitive care nu urmeazã sã opereze la viteze mari, dar
care opereazã atât cu canale forward cât #i cu canale reverse. Nivelul II este definit pentru
dispozitive care vor opera în moduri avansate, cu cabluri lungi #i cu rate de transfer
ridicate.

Pentru Nivelul II, cerin!ele pentru circuitele emi!ãtoare la nivel de conector sunt:


66
• Nivelul HIGH în gol sã nu depã#eascã +5.5V;
• Nivelul LOW în gol sã nu fie mai mic decât -0.5V;
• V
OHmin
= 2.4V/"4mA;
• V
OLmax
= 0.4V/"4mA;
• R
O
= 50 +/- 5Ω;
• Slew rate = 0.05-0.40V/nS.

Pentru Nivelul II, cerin!ele pentru circuitele receptoare la nivel de conector sunt:
• Receptorul suportã vârfuri accidentale de -2.0V #i +7.0V fãrã a opera
gre#it #i fãrã a se defecta;
• V
IHmin
= 2.0V;
• V
ILmax
= 0.8V;
• I
IH
= 20nA la +2.0V;
• I
IL
= 20nA la +0.8V;
• Capacitatea circuitului sã nu depã#eascã 50pF.

În Fig. 4.8. este reprezentatã o legãturã emi!ãtor/receptor pentru Nivel II.











R
O
reprezintã impedan!a de ie#ire la conector. Pentru unele tipuri de emi!ãtoare, pentru
adaptare de impedan!ã, este necesarã inserierea lui R
S
.

În Fig. 4.9. este reprezentatã legãtura recomandatã în cazul în care linia este bidirec!ionalã
(o linie de date). Circuitele de legãturã spre cablu sunt transceivere.















+5.0V
R
D

R
S
R
O

Z
O
Cablu
".2K
Fig. 4.8. Legãturã emi"ãtor-receptor de Nivel II
Z
O
Cablu
R
D

R
S
R
O

".2K
R
D

R
S
R
O

".2K
+5.0V
+5.0V
Fig. 4.9.Legãturã bidirec"ionalã de Nivel II
67
Ini!ial interfe!ele portului paralel erau realizate cu circuite L-TTL (74LS374 - octal latch).
Acestea puteau sã asigure la ie#ire urmãtorii curent: I
OH
=2.6 mA #i I
OL
= 24 mA. Cu
circuite 74ACT374 se putea asigura I
OH
= 48 mA #i I
OL
= 64 mA.

Interfa!a la portul de control are ie#irile realizate cu circuite open collector inversor
(SN7405) cu câte o rezisten!ã de 4.7 K legatã la +5V. Toate liniile în afarã de D
2
sunt
inversate, iar D
2
este dublu inversat (deci neinversat ca valoare). Registrul de întoarcere al
portului de control poate fi citit, deoarece la ie#irile open collector putem for!a cu alte
semnale.

Se programeazã toate ie!irile HIGH. Orice HIGH conectat la acest nivel va pastra ie!irea
circuitului. Orice LOW conectat la acest nivel va trage ie!irea open collector în LOW.
Aceastã stare poate fi cititã prin registrul de întoarcere.

Open collector poate asigura I
OH
= "mA #i I
OL
= 7 mA.

4.5. INTERFA"A MECANICÃ

Standardul "284 prevede reglementãri #i pentru cabluri #i conecticã, asigurând
astfel interoperabilitatea între configura!ii #i periferice diferite. Lungimea cablului poate fi
de "0m. Existã un cablu paralel standard; acesta are la un capãt un conector mamã de tip
DB25 #i la celãlalt capãt un conector Champ de 36 de pini (Centronics). În interior, cablul
poate avea de la "8 la 25 fire conductoare, din care " pânã la 8 sunt fire de masã. Cablurile
pot fi ecranate. Acest tip de cablu va opera la "0 Kbps cu o lungile de ".8m, dar nu va
opera la 2 Mbps cu o lungime de 9m.

Pentru rate de transfer mai mari, sunt restric!ii suplimentare legate de construc!ia cablului.
Cablul pentru rate de transfer mari este obligatoriu inscrip!ionat “IEEE Std. 1284-1994
Compliant”.

Lungimile standard pentru cablu sunt de 3m, 6m #i 9m.

În ceea ce prive#te conectorii, #i ace#tia sunt defini!i prin standardul "284. Existã trei
tipuri: conector "284 Tip A (DB25), "284 Tip B (Centronics, 36 pini) #i "284 Tip C (Mini-
Centronics, 36 pini). Este reglementatã #i pozi!ionarea semnalelor la pinii conectorilor.